【導讀】在關斷狀態(tài)下，功率MOSFET的體二極管結構的設計是為了阻斷最小漏極-源極電壓值。MOSFET體二極管的擊穿或雪崩表明反向偏置體二極管兩端的電場使得漏極和源極端子之間有大量電流流動。典型的阻斷狀態(tài)漏電流在幾十皮安到幾百納安的數(shù)量級。之前我們討論過功率MOSFET的雪崩效應，今天，我們將繼續(xù)分享相關UIS (UIL)數(shù)據(jù)表的額定值。
在關斷狀態(tài)下，功率MOSFET的體二極管結構的設計是為了阻斷最小漏極-源極電壓值。MOSFET體二極管的擊穿或雪崩表明反向偏置體二極管兩端的電場使得漏極和源極端子之間有大量電流流動。典型的阻斷狀態(tài)漏電流在幾十皮安到幾百納安的數(shù)量級。之前我們討論過功率MOSFET的雪崩效應，今天，我們將繼續(xù)分享相關UIS (UIL)數(shù)據(jù)表的額定值。
除了Ipk vs tav圖之外，大多數(shù)功率MOSFET數(shù)據(jù)表還包含一個UIS能量額定值，通常列在最大值表中。這有點誤導，因為很明顯 (E=0.5Vav*Ipk*tav) 功率 MOSFET 理論上可以具有無限大的能量額定值，如果用無限小的電感器（tav接近零）和無限大的電感（tav接近無窮大）進行測量的話。功率 MOSFET 的 UIS 雪崩脈沖中消耗的能量隨著tav的增加而增加。（見圖8）。對于某些給定的 Tj(initial) 值，任何單個UIS雪崩額定值都可以作為位于Ipk vs tav SOA曲線上的任何Ipk、tav工作點。
選擇一個工作點而不是另一個工作點作為數(shù)據(jù)表“最大”額定值的一些原因包括：選擇工作點作為在生產(chǎn)線末端測試時用于篩選器件的相同工作點，或者出于營銷或客戶目的以指示某些所需的能量水平。將一個器件的UIS能力與另一個器件進行比較時，關鍵點是比較相同Tj(initial)溫度下的Ipk vs tav繪圖數(shù)據(jù)，而不是比較單個UIS額定值。
圖 8.圖7中的數(shù)據(jù)轉(zhuǎn)換為雪崩中隨時間變化的能量的數(shù)據(jù)。UIS能量隨著tav的增加而增加。
幾個設計和相關的晶圓加工屬性被用來影響功率MOSFET UIS能力。其中最主要的是源極金屬觸點的設計和處理，但是討論這些屬性并不是理解任何功率MOSFET設計的主要目標的必要條件，關于UIS功能，關鍵是是確保器件熱失效。也就是說，由于雪崩操作而在器件中耗散的能量僅受器件針對該特定功率函數(shù)的熱能力的限制。具有相似BV特性（即相同或相似的雪崩電壓）和相似熱性能的MOSFET器件將具有相似的UIS能力。 由于實際應用中典型的UIS雪崩時間（并列在數(shù)據(jù)表圖上）通常小于一毫秒，因此熱流不會明顯受到外部熱邊界條件的影響；主要的熱約束是 MOSFET 裸芯的有源面積和厚度。因此，在MOSFET技術和類似技術內(nèi)，作為tav函數(shù)的Ipk (fail)能力預計應該與裸芯有源面積成比例。事實證明這是正確的，見圖9。
圖9的y軸標記為Jpk(fail)，單位A/mm2，這是單個MOSFET樣品的Ipk(fail)值除以器件有源面積得到的值。這使得可以將來自不同 MOSFET 樣品的Ipk（fail） vs tav數(shù)據(jù)包括在內(nèi)，這些樣品具有不同的裸芯有源面積（在本例中為約 1mm2到13mm2）。此外，圖9顯示了三種截然不同的60V MOSFET技術的數(shù)據(jù)，每種技術都具有相似的雪崩電壓特性。從該數(shù)據(jù)中可以清楚地看出，這些具有相似雪崩電壓特性的不同MOSFET技術表現(xiàn)出相同的UIS能力，與裸芯有源面積（或更準確地說，有源裸芯體積）成比例。圖10顯示了Jpk(fail)數(shù)據(jù)作為雪崩時間的函數(shù)，用于表示三個不同BV額定值的三組不同數(shù)據(jù)。圖10說明，與較高BV器件相比，較低BV額定值（較低Vav）器件在雪崩中的給定時間具有更高的Jpk能力。然而，如果圖10中的數(shù)據(jù)根據(jù)能量（失效）密度（以J/mm2為單位）繪制，則無論技術和BV額定值如何，能量密度大致遵循相同的函數(shù)，這進一步證明MOSFET UIS能力與裸芯有源體積成比例（見圖11）。
圖9.三種不同額定60V MOSFET技術的失效時峰值雪崩電流密度作為tav數(shù)據(jù)的函數(shù)
圖10.三種不同BV額定值下多種MOSFET技術的失效時峰值雪崩電流密度與tav數(shù)據(jù)的關系
圖11.失效時的能量密度與根據(jù)圖10數(shù)據(jù)計算的tav數(shù)據(jù)。此能量密度函數(shù)對于任何額定值的BV產(chǎn)品都大致相同。
MOSFET UIS能力在任何情況下僅受MOSFET器件熱能力限制，但有一個例外。在較高的雪崩電流密度下，MOSFET器件可能會在遠低于熱基Jpk(fail)預期值的情況下發(fā)生失效。也就是說，數(shù)據(jù)表上的Ipk vs tav圖不能無限外推到更高的Ipk和更低的tav值。
其原因如圖12所示。MOSFET結構的p摻雜區(qū)、n摻雜源極區(qū)和n摻雜漂移 (epi) 區(qū)形成一個npn晶體管。此npn晶體管的基極到發(fā)射極結由p摻雜區(qū)域和n摻雜源極區(qū)域形成，被前端金屬短接。因此，源極金屬觸點是MOSFET UIS能力的關鍵設計和工藝參數(shù)。如果npn被激活，因為基極到發(fā)射極是正向偏置的，大量的雪崩電流將聚集在缺陷位置，導致器件快速失效。關鍵是要認識到p摻雜區(qū)域具有一定的電阻水平，因此在某些雪崩電流密度下，p-n結將正向偏置，從而激活npn晶體管。
圖13顯示了與較長雪崩時間相比，較低雪崩時間的 Jpk(fail) 數(shù)據(jù)，其中器件Jpk的失效顯然是與固有的熱性能有關。因此，任何功率MOSFET都必須對峰值雪崩電流有一個最大限制。即使數(shù)據(jù)表沒有列出或顯示最大UIS Ipk值也是如此。在應用設計中，如果需要從非常高幅值的短路電流中斷開，雪崩過程中的最大Ipk限制可能會成為一個問題。由于PCB或電源線布線中的小雜散電感，即使雪崩能量遠低于固有熱失效所需的能量，MOSFET也可能在關斷時發(fā)生雪崩失效。
圖12.顯示內(nèi)部npn BJT結構的屏蔽柵極MOSFET結構的簡化橫截面圖。虛線箭頭代表雪崩電流。
圖13.額定電壓為40V的產(chǎn)品的峰值雪崩電流密度與tav的關系，顯示了在低雪崩時間和高峰值電流密度下的非熱失效
功率MOSFET可以在雪崩中重復運行，前提是每次雪崩事件都在安全工作限制范圍（Ipk、tav、Tj(initial)）內(nèi)。也就是說，基于溝槽的MOSFET技術由于類似于熱載流子注入的效應而導致重復的雪崩操作，可能會表現(xiàn)出直流參數(shù)偏移。圖14說明了這一點；在雪崩期間，處于高電場下的漂移 (n?epi) 區(qū)域可能存在高電流密度（漂移或臺面區(qū)域完全耗盡）。在溝槽結構中，柵極和屏蔽氧化物與高電流雪崩電流相鄰，高電場可以將電荷載流子撞擊到柵極和屏蔽氧化物中，具體取決于操作條件。平面技術結構在雪崩操作期間并非如此。通常，平面MOSFET結構不受重復雪崩HCI效應的影響。
受重復雪崩HCI效應影響的MOSFET直流參數(shù)包括BVdss（雪崩電壓）、Idss（斷態(tài)漏極-源極漏電流）、Vth（柵極-源極閾值電壓）和Rds(on)（通態(tài)漏極-源極阻抗）。Igss（斷態(tài)柵極-源極漏電流）不受重復雪崩操作的影響。通常，BVdss參數(shù)偏移會發(fā)生并在最初的幾百到幾千個重復雪崩循環(huán)中穩(wěn)定下來，但增量幅度通常小于±3V，這在大多數(shù)情況下不會出現(xiàn)應用問題。在數(shù)百萬至數(shù)億次重復雪崩循環(huán)后，Idss會顯著增加（從納安范圍到個位微安范圍）。
通道中的遷移率會受到重復雪崩HCI效應的影響，導致Rds(on) 增加，同時Vth降低，同樣是在超過數(shù)百萬到數(shù)億個重復雪崩循環(huán)后出現(xiàn)。這些參數(shù)是否顯著變化以及變化幅度取決于重復雪崩操作條件（平均和峰值結溫、結溫變化、雪崩電流密度、雪崩時間和雪崩循環(huán)次數(shù)）。通常，這些參數(shù)偏移不會導致物理器件失效，但顯然特定類型、幅度和方向的參數(shù)偏移可能會導致最終應用問題。圖15顯示了在重復雪崩條件下運行的溝槽MOSFET技術器件的參數(shù)偏移數(shù)據(jù)（相較于初始測量結果的變化量）示例。
圖14.平面MOSFET結構（左）和屏蔽柵極MOSFET結構（右）的簡化橫截面圖。虛線代表雪崩電流。
圖15.溝槽型MOSFET中直流參數(shù)偏移作為重復雪崩循環(huán)數(shù)據(jù)的函數(shù)
關于功率MOSFET雪崩操作的關鍵點是，沒有明確的方法來確定功率MOSFET重復雪崩能力的額定值。數(shù)據(jù)表上的任何重復雪崩額定值都應基于操作條件假設，并定義確定功能能力限制的方法（例如，達到某些直流參數(shù)百分比變化所需的循環(huán)次數(shù)）。
作為一般設計規(guī)則，應避免重復雪崩操作，這是首選的電路設計操作。當然，這不可能總是被實踐；正如本應用筆記前面提到的，現(xiàn)實世界中需要MOSFET按照設計發(fā)生重復雪崩的應用。在這些情況下，為確定MOSFET對重復雪崩操作的適用性，最好使用應用操作條件根據(jù)實證分析進行評估。
UIS (UIL)是MOSFET雪崩操作的一種具體形式，由非鉗位電感負載的關斷引起。功率MOSFET的設計和制造使UIS雪崩操作僅受器件熱能力或最大峰值雪崩電流密度的限制。Ipk與tav SOA的函數(shù)關系圖是展示功率MOSFET UIS能力的最佳方式。除非已知并理解測試操作條件（Ipk、Vav、L、tav和Tj(initial)），否則不應在器件之間比較單個UIS能量額定值。具有相同或相似雪崩電壓功能和相同或相似熱能力的器件將具有相同的UIS失效能力，但Ipk vs tav SOA圖的降額因子可能因使用的行業(yè)而異。安全的重復雪崩操作是有可能實現(xiàn)的，但根據(jù)操作條件可能會發(fā)生DC參數(shù)偏移。
本文轉(zhuǎn)載自：安森美
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
下一代隔離式Σ-Δ調(diào)制器如何改進系統(tǒng)級電流測量
